MCU 行業巨頭全面亮出底牌

長期以來，嵌入式計算的世界由穩定與剋制所定義。

MCU 的使命清晰且不容妥協：可靠、即時響應、超低功耗。效能不必年年翻倍，架構也無需追逐激進式重塑。一套被反覆驗證的組合——Flash、SRAM、CPU 核心，以及成熟的軟體工具鏈——就足以支撐工業控制、汽車電子和無數終端裝置穩定執行十年甚至更久。

但在過去兩到三年裡，這種秩序開始發生變化——悄無聲息，卻十分堅定。

這種變化並不是從“算力焦慮”開始的。與伺服器和 GPU 不同，MCU 並不追求越來越高的 TOPS，也不打算執行動輒數十億引數的超大模型。

真正的壓力來自邊緣。裝置被要求不只是“感知並響應”，而是要“理解環境並做出判斷”：感測器資料融合、異常檢測、影像識別、語音喚醒、預測性維護。這些能力不需要極端效能，但它們對嵌入式系統提出了更難的要求：嚴格的即時保障、可控的功耗行為，以及系統確定性。

在 MCU 巨頭——TI、英飛凌、NXP、ST 和瑞薩——看來，行業正在進入一種全新的革命。AI 不再只是“跑在 MCU 上的軟體”。它開始反向塑造 MCU 本身：推動工藝從傳統的 40nm 邁向 22nm、16nm 甚至更先進的節點；驅動包括 NPU 在內的多種新型片上模組整合；並把下一代儲存技術從幕後推到臺前。

這標誌著 MCU 演進路徑的改變。市場要的不是單純“更快的 MCU”，而是能夠在保留傳統優勢的同時，原生支援 AI 工作負載的新架構。

為什麼要把 NPU 放進 MCU？

一個自然的問題隨之出現：MCU 為什麼需要 NPU？

這套邏輯與手機或資料中心完全不同。在移動端和雲端，NPU 的目標是不斷把 TOPS 推高——更快的推理、更大的模型、更廣的能力覆蓋。

但在嵌入式系統中，首要目標是穩定。

工業與汽車系統本質上是即時控制系統。在電機控制、電源管理、ADAS 決策等應用裡，系統必須在固定時間視窗內響應——從微秒到毫秒不等。如果讓 CPU 同時承擔確定性控制與 AI 推理，就會出現危險：推理任務會佔用 CPU 資源，導致中斷被延遲，系統失去時間確定性。

這正是 NPU 的價值所在。

NPU 的核心意義是算力隔離。它把 AI 推理從主控制路徑中剝離出來，交由獨立硬體單元執行，使 CPU 能繼續專注於確定性控制任務。這解決了嵌入式 AI 的核心矛盾：系統需要更智慧，但不能犧牲即時性。

功耗預算則是另一層關鍵約束。工業物聯網裝置可能需要電池供電執行多年；車規晶片可能要在 -40°C 到 150°C 的極端溫度範圍內工作。任何不可預測的功耗尖峰，都可能導致過熱、電池壽命縮短或可靠性下降。

專用 NPU——圍繞固定 MAC 陣列與類脈動陣列架構構建——讓功耗行為更可預測。在視覺處理、人臉識別等邊緣場景中，這類優勢越來越明顯：更易部署、更高效率、更低功耗。

因此你會發現一個行業共識：MCU 裡的 NPU 都非常“剋制”。它們的算力通常是幾十到幾百 GOPS——遠低於移動端多 TOPS 級別的 NPU，更不用說雲端 GPU 的數百 TOPS。

在現階段，嵌入式 NPU 與其說是“發動機”，不如說更像“減震器”。

它的職責是吸收 AI 工作負載的衝擊，保護即時控制的穩定性，而不是追逐峰值效能。更高的算力意味著更大的晶片面積、更高的功耗、更難的散熱管理，以及更復雜的系統設計——這些都與嵌入式設計原則相悖。

同樣重要的是，執行在 MCU 上的邊緣 AI 模型本身就受到限制。它們通常是高度最佳化的輕量網路——引數規模從幾萬到幾百萬不等，推理耗時從幾毫秒到幾十毫秒。在這種約束下，幾百 GOPS 往往已經足夠，再往上就是浪費。

所以，MCU 內建 NPU 不是算力軍備競賽的結果，而是 AI 驅動邊緣應用後的一種必然架構回應：讓智慧與確定性、低功耗、小面積共存。

MCU 巨頭如何佈局 NPU

儘管主流廠商普遍認同“整合 NPU”是大方向，但在具體實現與優先問題上，各家差異明顯。

TI：即時控制與 AI 深度融合，面向安全關鍵的工業與汽車場景

TI 的策略是把 NPU 能力深度嵌入其傳統優勢——即時控制。目標不是單純提升 AI 吞吐，而是構建“控制 + AI”的一體化方案，適配安全關鍵場景：AI 必須提升檢測精度和響應能力，但不能干擾確定性控制。

在產品層面，TI 的 TMS320F28P55x 被視為 NPU 融入即時控制 MCU 的早期代表之一。它基於 TI 經典的 32 位 C28x DSP 核心（150MHz），強調高質量即時訊號處理；整合的 NPU 側重 CNN 類負載，用於將推理從 CPU 主路徑中解除安裝並實現算力隔離。在電弧故障監測、電機故障診斷等場景中，NPU 負責分析電流與電壓訊號的異常特徵，而 CPU 則牢牢繫結電機驅動與電源控制閉環，從而維持微秒級響應能力。

為降低落地門檻，TI 也會配套工具（如 Edge AI Studio）覆蓋從模型最佳化到部署的流程，讓缺乏深度 AI 經驗的團隊也能快速實現智慧控制。同時，功能安全適配仍是其在工業與汽車領域的重要重點。

英飛凌：借力 Arm 生態，構建通用、低功耗的 AI MCU 平臺

英飛凌走的是“輕量架構 + 生態協作”的路線，重點在規模化：降低門檻，讓邊緣 AI 更快落地到消費物聯網與工業 HMI 等更廣泛場景。

其方案通常圍繞成熟的 Arm Cortex-M 核心，搭配 Ethos-U55 等微型 NPU，在低功耗前提下提供實用加速能力。產品佈局強調梯度覆蓋：從簡單的喚醒詞與手勢識別，到更復雜的視覺與 UI 場景。更大的差異化來自工具鏈與生態相容——通過成熟平臺與端到端的邊緣 AI 工作流，縮短客戶的開發週期與產品化時間。

NXP：自研 NPU + 全棧軟體，強調靈活部署與多模型適配

NXP 強調“可擴充套件硬體 + 統一軟體”。通過自研 eIQ Neutron NPU 並與 eIQ AI 軟體棧對齊，NXP 希望在嚴格功耗約束下，支援更豐富的神經網路結構，同時保持即時性。

其策略面向需要靈活性的場景——工業機器人、汽車智慧、多模態感知——工作負載可能同時包含語音、視覺與感測資料。架構上常見做法是將 NPU 與 CPU、DSP 組成異構體系，通過職責分離避免推理干擾確定性控制；軟體層面則強調一致的工具與主流框架支援，降低整合成本，並推動本地推理以增強隱私與降低依賴。

ST：以自研 NPU 提升上限，主攻邊緣視覺等高負載任務

ST 的方向是“自研 NPU + 高效能核心”，明確聚焦邊緣視覺。對計算機視覺這類任務而言，通用 MCU 計算能力往往很快觸頂；ST 的回應是更強的片上加速器——仍遵循嵌入式約束，但顯著偏向視覺處理鏈路的完整性。

STM32N6 系列體現了這一路線：搭配高頻的 Cortex-M55 級 CPU 與 ST 的 Neural-ART Accelerator，並圍繞視覺應用引入攝像頭介面、ISP 流水線與硬體影片功能，形成更完整的片上視覺處理鏈。記憶體配置也隨之擴充套件，通過更大的片上 RAM 與高速外部儲存介面滿足模型儲存與執行需求。與此同時，安全認證與生態工具的深度整合，被視為工業與消費場景落地的必要條件。

瑞薩：異構雙核 + 安全優先，面向高可靠的邊緣 AIoT

瑞薩把“異構計算 + 安全”放在核心位置。其 AI MCU/MPU 產品往往將高效能應用核心與即時微控制器核心結合，並搭配 Ethos-U55 級別加速，覆蓋從智慧家居到工業預測性維護的多樣化需求。

其中最關鍵的特徵是安全深度整合：TrustZone 式隔離、硬體信任根、先進加密引擎被當作基礎配置，而不是可選項——因為邊緣智慧正在顯著擴大攻擊面。瑞薩也通過統一工具鏈簡化模型匯入與最佳化，並關注面向未來的安全方向，例如後量子準備等。

下一代儲存走向前臺

如果說 NPU 解決了算力隔離，那麼儲存的演進就是讓 AI 轉型可持續的底層基礎設施。

當 MCU 引入 NPU 驅動的 AI 後，傳統 Flash 的侷限會立刻變得刺眼。

第一重壓力來自模型生命週期管理。邊緣 AI 不是“一次訓練，永久部署”。在汽車領域，OTA 已是常態，AI 模型可能按月甚至按周更新。但 Flash 的耐久度通常只有幾千到幾萬次擦寫，如果每次更新都消耗擦寫次數，儲存可能在整車壽命結束前就提前失效。

第二個問題是端側自適應與引數快取。一些邊緣場景越來越需要增量更新——微調引數、調整閾值，甚至支援有限的線上學習。在許多傳統設計中，引數存於 Flash，執行時載入到 SRAM。但 SRAM 容量有限（通常只有幾 MB）且易失，斷電即清空，很難支撐持續性的端側學習與持久化行為。

第三個問題是啟動與讀取效能。許多嵌入式裝置要求“上電即跑”。在工業現場，裝置可能頻繁斷電重啟，啟動延遲會直接影響效率。Flash 的讀取行為與預熱延遲因此成為可見瓶頸。行業對比常常指出，大體量更新在 Flash 上耗時顯著更長，而新型儲存路徑能大幅縮短時間。

隨後出現的是更結構性的限制：製程擴充套件。

嵌入式 Flash 在約 40nm 以下的擴充套件極其困難：引數退化更明顯，整合更復雜，與先進工藝棧（如高 k 金屬柵）相容性也更具挑戰。換句話說，當 MCU 想遷移到 28nm、22nm 或 16nm，以獲得更高效率與更好效能時，Flash 會成為拖慢整顆晶片前進的“錨”。

而 NPU 讓這一點變得不可迴避。

幾百 GOPS 的 NPU 在 40nm 下的面積與功耗可能難以接受。要實現“小面積、低功耗、有意義的 AI 加速”，MCU 必須走向先進節點。但 Flash 很難同步遷移——於是儲存必須先變。

這也是為什麼在 2024 年前後，主要 MCU 廠商開始公開押注新型儲存技術。並非每條路線都已完全成熟，而是需求已變得不容否認：AI 與 NPU 迫使儲存升級；儲存升級才能解鎖先進製程；先進製程才能支撐更強的邊緣智慧。

可靠性要求進一步強化了這種轉向。車規晶片面對寬溫、長資料保持、抗 EMI 與抗輻射等要求，傳統 Flash 在高溫下的衰減越來越難以滿足下一代車載標準。

工業系統同樣苛刻。預測性維護需要頻繁寫入資料；能量採集裝置可能在極低功耗下間歇執行；安全關鍵場景必須在意外斷電時仍儲存關鍵資料。這些需求也在推動儲存走出 Flash 的舒適區。

多條路線並行，儲存格局走向多元

與 NPU 路線類似，儲存並未走向單一答案。相反，四條主要技術路線正在並行發展，各自擁有優勢與適配場景，也都有重量級廠商下注。

MRAM：高可靠性，天然契合車規與工業

MRAM（磁阻 RAM）不再依賴電荷儲存，而用磁態記錄資訊。它的吸引力很直接：非易失、訪問快、耐久度高——在嵌入式領域是一種罕見的“黃金組合”。

STT-MRAM 與 SOT-MRAM 在可製造性與嵌入式整合方面不斷推進，使 MRAM 成為更接近工程落地的下一代方案之一。它很好地匹配車規與工業痛點：強耐久、更低寫入延遲、可預測功耗、寬溫穩定。

因此，NXP 與瑞薩都將 MRAM 作為重要方向，從研發走向更偏量產導向的整合，以支撐高頻 OTA 與長生命週期的軟體演進，尤其在軟體定義汽車（SDV）相關平臺中更為關鍵。

RRAM：更靈活、更“算存友好”，與存算一體範式契合

RRAM（阻變 RAM）通過切換材料電阻狀態來儲存資訊。結構更簡單、密度潛力更高，更重要的是，它與存算一體（compute-in-memory）方向天然契合。

相比 Flash，RRAM 往往能提供更快寫入、更高耐久、無需擦除的按位程式設計能力，並有望顯著提升資料搬運效率。這些特性正好適配邊緣智慧中“頻繁更新 + 高效本地處理”的需求。

英飛凌是 RRAM 的重要推動者之一，通過合作將先進節點的嵌入式 RRAM 引入汽車 MCU 路線圖。同時，RRAM 也被放入 AI MCU 平臺的協同架構中，與低功耗加速器共同構建“CPU + 加速器 + RRAM”的組合，用於常開感知與頻繁模型/引數更新。

PCM：更高密度與更大片上非易失容量

PCM（相變儲存）通過材料在非晶態與晶態之間切換形成不同電阻值。它的突出優勢是密度：在相近工藝節點下，有機會實現更大的片上非易失容量，這對複雜軟體棧與 AI 工作負載非常關鍵。

ST 也是嵌入式 PCM 的主要倡導者之一，並依託長期工藝合作推動其落地，目標是打破“Flash 天花板”，讓 MCU 進入更先進節點，同時帶來更大的片上 NVM 空間。在視覺與更高階的嵌入式計算中，這種額外容量可以直接轉化為更強系統能力。

FRAM：超低功耗與超高耐久，適合高頻寫入

FRAM（鐵電 RAM）把 RAM 級寫入速度與非易失性結合起來，不需要 Flash/EEPROM 那種高壓擦寫機制，因此單次寫入能耗極低、耐久度極高、更新速度快，特別適合“頻繁寫入 + 嚴苛功耗預算”的場景。

TI 在 FRAM MCU 上長期深耕，尤其在超低功耗產品中，FRAM 對高頻狀態記錄與掉電資料保全非常有效。它能用很低的系統開銷實現持久化儲存，適合日誌記錄、計量、以及頻繁的小資料更新應用。

結語

回看近幾年，一個結論越來越清晰：當 NPU 整合成為主流、下一代儲存成為架構級選擇時，MCU 就不再只是“微控制器”。

它正在演變為一種緊湊、確定性、低功耗的系統級計算平臺。

這種轉變會帶來三點深遠影響。

第一，Flash 的長期統治開始鬆動。幾十年來，Flash 依靠成熟製造與成本優勢主導嵌入式儲存；但 AI 驅動的需求暴露了其極限：耐久有限、寫入慢、難以擴充套件到先進節點。MRAM、RRAM、PCM、FRAM 各有取捨，卻在特定場景展現出更強優勢。未來五年，嵌入式儲存很可能走向更豐富的多元競爭，而不是繼續單一化。

第二，嵌入式 AI 的護城河正在轉向“工藝與架構協同設計”。早期邊緣 AI 往往採用“通用 MCU + 外掛 AI 晶片”的分離式架構，但在功耗、延遲、成本與安全邊界上都不理想。整合 NPU 與新型儲存的 MCU 價值不在某個單點模組有多強，而在系統級最佳化：更少的資料搬運、更一致的功耗管理、更清晰的安全隔離、更嚴格的即時保障。深度整合會成為下一階段競爭的主戰場。

第三，這場轉型為後來者打開了結構性機會視窗。傳統 MCU 市場長期由巨頭壟斷，壁壘高、生態穩固。但 AI 驅動的架構重置，加上新型儲存路線尚未完全定型，為挑戰者提供了新的競爭方式，也給本土廠商帶來彎道超車的可能。

而這場變革仍處在早期階段。

今天的 MCU + NPU 方案主要聚焦推理，訓練仍在雲端。但聯邦學習、增量學習等技術正在發展，未來邊緣裝置可能具備一定程度的端側自適應能力。屆時，快速、非易失、高耐久的儲存會變得更加關鍵。

更重要的是，應用的廣度正在不斷擴充套件。

在工業物聯網中，帶 NPU 的 MCU 可以實現裝置級預測性維護，顯著減少停機。智慧家居中，本地推理增強隱私並降低對雲服務的依賴。醫療可穿戴裝置可以在毫瓦級功耗下即時分析生理訊號。駕駛輔助與汽車安全系統則能在嚴苛環境中可靠執行並保持嚴格確定性。

這些場景背後，都依賴同一個底層變化：NPU 與下一代儲存在新一代 MCU 平臺中協同工作。

歷史總有節奏。四十年前，MCU 替代分立邏輯器件，點燃了嵌入式系統的第一次革命。今天，AI、NPU 與新型儲存的組合，正在觸發第二次革命。

不同之處在於速度。

這一次，變化更快、影響更深，而留給落後者追趕的餘地也更小。