全球首創！復旦大學團隊釋出突破性二維–矽基混合架構快閃記憶體晶片

復旦大學積體電路與系統國家重點實驗室在全球半導體研究領域取得了具有里程碑意義的突破性成果。由復旦大學積體電路與微納電子創新學院的周鵬教授和劉春森教授領銜，團隊成功研發出“長纓（CY-01）”架構，將二維超高速快閃記憶體器件“破曉（PoX）”與成熟的矽基 CMOS 技術深度融合，創造了全球首顆二維–矽基混合架構快閃記憶體晶片。相關成果已於北京時間 10 月 8 日發表在《自然》（Nature）期刊上。 在大數據與人工智慧時代，計算系統對資料存取速度和能效的要求達到了前所未有的高度。而傳統儲存器受限於速度與功耗，已成為算力發展的主要瓶頸。今年 4 月，周鵬和劉春森團隊在《自然》上發表了二維快閃記憶體原型“破曉（PoX）”，實現了 400 皮秒的超高速非易失儲存，重新整理了全球半導體電荷儲存技術的速度紀錄，為破解算力瓶頸提供了底層理論支撐。 然而，更大的挑戰在於如何實現“從實驗室到工廠（LAB to FAB）”的跨越——即從實驗性突破走向產業化應用。為加速這一程序，復旦團隊主動深入產業鏈，與半導體行業緊密合作。 “在所有二維電子器件中，儲存器最有可能率先實現產業化，”周鵬教授表示。“它並不需要極端的製造條件，卻能實現遠超當前商業標準的效能，有望帶來顛覆性的應用場景。” 團隊意識到，CMOS（互補金氧半導體）是當前全球積體電路製造的主流工藝。因此，他們的研究重點是將二維超快快閃記憶體融入現有的 CMOS 生產流程，在保持傳統矽工藝穩定性的同時，加速新一代技術的創新融合。 經過長達五年的探索與實驗，研究團隊克服了重重技術難題。傳統晶片通常由厚度達數百微米的矽材料製成，而二維半導體材料僅有原子級厚度，不足 1 奈米。將如此纖薄且脆弱的材料與複雜的 CMOS 電路結構整合——如同在起伏不平的“微縮城市”中鋪設一層極薄的膜——難度極大。 “從太空俯瞰上海，它似乎是平的，”周鵬形象地解釋道，“但城市內部有高樓大廈、高低不平。如果在這種表面鋪上一層原子級薄膜，它會立即皺裂或撕裂。” 同時，將二維材料直接引入 CMOS 製程還可能造成產線汙染，這是全球晶片代工廠無法接受的風險。 為了解決這一難題，團隊創新性地提出了模組化整合方法——他們選擇“適應 CMOS，而非改變 CMOS”。研究人員分別獨立製造二維儲存電路與 CMOS 控制電路，然後通過微米級高密度單片互連技術將二者緊密結合。 這一方法實現了二維材料與 CMOS 襯底在原子級尺度上的高精度貼合，晶片良率高達 94.3%，創下新紀錄。該混合晶片支援 8 位指令操作、32 位高速並行處理與隨機定址，整體效能全面超越當前主流快閃記憶體技術。這標誌著世界上首次實現了二維–矽基混合架構的工程化落地。 在此基礎上，團隊進一步提出了跨平臺系統設計框架，涵蓋二維–CMOS 協同設計與介面最佳化方法，並將其命名為“長纓（CY-01）”架構。 “這是一項屬於中國的源頭技術，使我國在下一代儲存核心技術領域掌握了主動權。”周鵬強調。 展望未來，復旦團隊認為二維–矽基混合快閃記憶體有望成為未來計算架構的核心基礎，以更快的速度、更低的功耗取代傳統多層儲存體系，為人工智慧與大數據等前沿領域提供強大算力支撐。他們堅信，二維快閃記憶體將成為人工智慧時代的標準儲存方案，重新定義全球半導體與計算產業的未來格局。