Terobosan Nanoimprint: Membuka Jalan Menuju Proses 1,4nm!

Baru-baru ini, Dai Nippon Printing (DNP) dari Jepang mengumumkan terobosan penting: mereka berhasil mengembangkan template litografi nanoimprint (NIL) dengan lebar garis sirkuit hanya 10nm. DNP menyebut template ini dapat digunakan untuk pola (patterning) rangkaian semikonduktor logika pada level yang sebanding dengan “kelas 1,4nm”, sehingga mampu menjawab kebutuhan miniaturisasi chip logika canggih yang digunakan di smartphone, pusat data, hingga ekosistem terkait NAND flash.

Produk tersebut dijadwalkan tampil pada SEMICON Japan 2025, yang digelar pada 17–19 Desember 2025 di Tokyo Big Sight.

Dalam beberapa tahun terakhir, kebutuhan komputasi global terus meningkat, mendorong industri untuk menghadirkan semikonduktor yang semakin kecil namun semakin bertenaga. Tren ini turut mempercepat evolusi produksi chip berbasis litografi extreme ultraviolet (EUV), yang menjadi tulang punggung proses fabrikasi generasi terbaru.

Namun, EUV juga membawa tantangan besar. Biaya perangkatnya sangat tinggi—bahkan disebut bisa mencapai sekitar US$150 juta per unit—sementara proses eksposurnya turut menuntut konsumsi energi yang besar. Akibatnya, industri makin membutuhkan solusi yang mampu menekan biaya manufaktur sekaligus mengurangi dampak lingkungan.

Di tengah kondisi tersebut, Canon—yang dalam kompetisi pasar peralatan litografi kerap tertinggal dari ASML—selama lebih dari satu dekade aktif berkolaborasi dengan para mitra ekosistem Jepang, termasuk DNP sebagai produsen komponen semikonduktor seperti photomask, untuk mengembangkan jalur teknologi nanoimprint.

Berbeda dengan litografi optik konvensional yang memproyeksikan pola melalui sistem optik, nanoimprint lebih mirip teknik “percetakan” presisi tinggi: pola dibentuk dengan cara menekan (imprint) template secara langsung untuk menghasilkan struktur pada wafer silikon.

Secara konsep, satu kali proses imprint dapat membentuk pola rangkaian 2D maupun 3D yang kompleks di posisi yang ditentukan. Pendekatan ini dinilai praktis, dan dalam beberapa skenario berpotensi mengurangi ketergantungan pada EUV—bahkan memungkinkan realisasi proses setara 5nm tanpa harus sepenuhnya bergantung pada mesin EUV—sekaligus menekan biaya pengadaan peralatan dan biaya produksi chip.

Pada Oktober 2023, Canon secara resmi memperkenalkan perangkat manufaktur chip berbasis NIL, FPA-1200NZ2C, sebagai jalur baru berbiaya lebih rendah untuk produksi chip berteknologi maju.

Mengacu pada penjelasan Canon, peralatan nanoimprint mereka menargetkan proses manufaktur di bawah 10nm, bahkan dapat merambah ke kelas 5nm pada aplikasi tertentu. Dibanding EUV yang sudah dikomersialkan, NIL memang cenderung lebih lambat dari sisi throughput, tetapi dipromosikan memiliki keunggulan yang sangat besar pada efisiensi energi dan biaya investasi.

Canon juga menyampaikan bahwa teknologi nanoimprint berpotensi menurunkan konsumsi energi manufaktur chip hingga sekitar 90%, dan menekan biaya pengadaan perangkat hingga sekitar 90%. CEO Canon, Fujio Mitarai, bahkan pernah menyatakan bahwa harga perangkat nanoimprint Canon “akan lebih murah satu tingkat” dibanding mesin EUV ASML (sekitar 10% dari harga EUV).

Meski begitu, dibanding EUV yang sudah sangat matang dan memiliki ekosistem kuat, daya saing NIL masih tergolong terbatas. Namun, ketika industri memasuki era angstrom (Å) dan High-NA EUV berpotensi mendorong biaya manufaktur semakin tinggi, NIL dapat menjadi opsi yang semakin menarik apabila mampu ikut menembus skala angstrom.

Bagi nanoimprint, kunci untuk mencapai level proses yang lebih maju sangat bergantung pada kualitas dan resolusi template NIL itu sendiri.

Tidak seperti eksposur optik yang dapat memperbesar atau memperkecil pola, nanoimprint membutuhkan penulisan pola 1:1 melalui rantai “template master → template turunan → template kerja”. Setiap tahap berpotensi memunculkan cacat, sehingga kontrol defect, konsistensi, dan yield menjadi tantangan yang krusial.

Untuk ukuran fitur di bawah 20nm, pembuatan template biasanya memerlukan dukungan mesin penulisan berkas elektron multi-beam (MBMW) paling canggih. Semakin kecil dimensinya, semakin tinggi pula tingkat kesulitan, biaya, dan tekanan terhadap yield.

Sejak 2003, DNP telah berfokus mengembangkan template nanoimprint (NIL) dengan pendekatan mentransfer pola sirkuit langsung ke substrat melalui proses imprint, guna menekan konsumsi energi pada tahap eksposur. Seiring waktu, DNP mengklaim telah mengakumulasi keahlian teknis yang khas di bidang ini.

Kini, DNP menyatakan telah berhasil mengembangkan template NIL berlebar garis 10nm—yang diposisikan setara “kelas 1,4nm”. Template ini diklaim berpotensi menggantikan sebagian proses EUV, bahkan High-NA EUV, untuk pembuatan semikonduktor logika canggih, terutama bagi pelanggan yang berfokus pada pengendalian biaya.

Dengan menyediakan template tersebut, DNP berharap dapat memperluas pilihan proses manufaktur semikonduktor bagi pelanggan, sehingga biaya produksi dapat ditekan dan dampak lingkungan dapat dikurangi.

Dalam pengembangannya, DNP menggunakan teknik Self-Aligned Double Patterning (SADP) untuk mencapai miniaturisasi hingga lebar garis 10nm. Metode ini meningkatkan kepadatan pola dengan melakukan deposisi film tipis dan proses etsa di atas pola yang terbentuk dalam sistem litografi, sehingga densitas pola dapat “digandakan”.

DNP juga menyebut bahwa proses hemat energi untuk semikonduktor ultra-halus berbasis nanoimprint dapat menurunkan konsumsi daya hingga sekitar sepersepuluh dibanding proses eksposur tradisional, seperti ArF/DUV immersion maupun EUV.

Saat ini, DNP tengah berdiskusi dengan produsen semikonduktor dan pelanggan lain, serta telah memulai evaluasi template NIL dengan target memulai produksi massal pada 2027.

Ke depan, demi mendorong miniaturisasi lebih lanjut sekaligus menekan biaya, DNP berencana melanjutkan pengembangan template NIL dan memperkuat sistem produksinya untuk memenuhi permintaan yang terus meningkat. Perusahaan juga menargetkan peningkatan penjualan NIL hingga 4 miliar yen pada tahun fiskal 2030.